受控阻抗的信号路由该做与不该做

在本次专栏里,我们将再次把焦点集中在受控阻抗的结构上,讨论布局和模拟两方面。我会把他们按照所代表的模式和以及各种模型使用时的要点进行分类。我也会问诸如“为什么制造者会要求较大阻抗容差?”以及“制造者在于控制各种结构的时候如何划清界线?”

之后,我会列举信号路由的十大注意事项。

一些规则

让我们先从单端结构入手,那些共面和那些“自由空间”,即不连接到任何相邻的铜。

对于外部单端结构,比如四分之一到半盎司铜,走线宽度通常大约为阻抗信号和参考平面之间电介质所需的两倍。

示例:一个4.25mil的走线需要需要一0.0026” - 0028”电介质,才能作为50欧姆半盎司starting copper(电镀后1.5盎司)的参考平面。

保持覆铜驻留在阻抗层最低为选择走线宽度的3倍阻抗;这可确保没有不必要的共面耦合发生。较大的走线宽度如0.012”以上,这个距离可以低至2倍的走线宽度。

To read this column by Mark Thompson which appeared in the May 2015 issue of The PCB Design Magazine, click here.